|
“
Package Design with
APD(Allegro Package Designer) ”
培训课程
北京集成电路设计园与Cadence公司将于2007年10月24日-26日举办“Package
Design with APD(Allegro Package Designer)”培训课程，以帮助IC工程师进一步全面系统地理解IC设计概念与方法。培训将采用Cadence公司相关领域的培训教材，并由Cadence公司资深工程师主讲，培训方式以讲课和实验穿插进行，保证一人一机及足够的上机时间，并按要求完成所有的实验操作，培训结束颁发培训证书。
以下是课程介绍：
Allegro Package Designer620建立在AllegroPackage
Designer610(过去的高级Package Designer)的坚固基础之上。620产品继承了成功的610产品的全部的特点和功能。而且因为610工具几乎被所有的领先的封装子承包商采用，AllegroPackage
Designer620兼容大部分供应链产品，能够提供平滑的升级路径。620产品还捆绑一个三维模型生成引擎，允许设计者提取完整的封装模型，用于在Allegro封装SI620模拟环境中的后版图设计验证。
AllegroPackage Designer620是新的Allegro平台620协同设计系列产品中发布的首个产品。通过支持全新芯片级I/O规划功能，它包含功能使得集成电路和封装设计之间的ECO流程流水线化。基于集成电路数据交换标准格式的LEF
/DEF协议，AllegroPackage Designer620包括一个强壮的导入和导出功能集合，允许集成电路和Package
Designer来回快速发送修改要求，缩短设计时间。
这门课程介绍了应用Allegro
Package Designer620进行高性能IC封装设计的流程和方法。课程将涵盖基于单层，双层和多层基材进行模拟或数字单芯片和多芯片封装的设计方法和要求。
培训对象：
IC封装设计工程师
课程目标：
使受训工程师在3天内：
1．如何根据设计需求开发设计流程
2．在APD中创建基材叠层定义和设计规则
3．创建键合焊盘和盲埋孔焊盘
4．定义单芯片/多芯片结构
5．交互布线
6．加工数据生成
课程内容：
Day 1
Environment
Library Structure
Constraints
Technology Files
Importing Netlists
Day 2
Power
and Ground Plane Creation
Placement
Bond Wiring
Pin and Net Assignment
Day 3
Edit Net Logic
Routing
Vendor Preparation
Manufacturing Output
讲
师：Cadence公司资深工程师
培训时间：2007年10月24日-26日9：00—17：00
培训地点：北京市海淀区知春路27号量子芯座5层培训中心
培训费用：人民币800元/人/天（含培训费、实验费、教材费、午餐）
报名电话：82351166/87239511（移动）
传真：82357178
E－mail
：ictrain@bjicpark.com
网址：www.bjicpark.com
交费地点：北京市海淀区知春路27号量子芯座5层北京集成电路设计园培训中心
报
名
回
执
公司名称： 
参加课程：
参加人员：
1、姓名：
联系电话：Email：
2、姓名：
联系电话：Email：
3、姓名：
联系电话：Email：
请于开课前提前5个工作日将报名回执传真或Email至设计园，提前2个工作日将培训费用（现金、支票、汇款均可）交到设计园。
单位名称：北京集成电路设计园有限责任公司
开户银行：招商银行大运村支行
银行帐号：6381001510001
行 号：649
|
