数字集成电路前端设计实战提高班

招 生 简 章

课程简介

“数字集成电路设计实战提高班”课程为数字集成电路设计的进阶类课程，内容包含VLSI设计方法、ASIC综合技术、ASIC静态时序分析技术、ASIC功耗控制技术、DFT设计、ASIC版图设计及验证等内容；并在此基础上讲授提高设计效率、电路调试技巧以及电路优化等高级话题。通过讲师辅助学员独立完成一个中等规模，且具设计代表性的项目的数字设计流程，帮助学员全面掌握基于SYNOPSY EDA TOOLS构成的完整ASIC设计流程。通过本课程的学习，学员能够熟悉典型数字ASIC/SOC开发流程，可以独立完成数字电路的所有前端设计工作，并具备中级以上的数字电路设计水平。

课程说明

本课程以UWB（超宽带无线通讯接收机基带）专题设计为教学背景，贯穿全部教学内容，讲述在典型数字ASIC/SoC开发流程中的项目开发技能，偏重于数字电路前端设计的设计技巧，课程设置包含如下内容：

1.UWB项目介绍，立项分析、实现方案的规划。

2.VLSI系统的设计方法学，时序分析法、基于Snopsys EDA Tools Chain实现的完整ASIC设计流程、数字设计库的介绍，分析、创建，及使用。

3.编码及仿真技巧。编码规范、RTL验证仿真技术、门级仿真技术。

4.综合技术。基于DC的综合技巧，关注受综合约束驱动的设计，时序路径、时序弧、基于TCL的综合运行和综合结果的关键信息分析。

5.静态时序分析技术。基于PT的静态时序分析策略，选取、过程处理、基于TCL的静态时序分析运行，关键信息分析。

6.可测试设计技术。基于DFT compiler和TetraMax的DFT技术，DFT技术的算法、基本的测试设计流程、基于TCL的DFT设计实现。

7.形式验证技术。基于Formality的形式验证方法、基于匹配策略的形式验证技术、基于TCL的形式验证过程。

8.功耗控制技术。基于PrimePower的功耗分析技术，基于Power Compiler的时钟门控技术、基于数字单元库的功耗分析方法、基于TCL的功耗分析等多种功耗分析方法和时钟门控技术的实现。

9.LAYOUT设计流程。基于ASTRO的芯片Layout技术及基于SPEF反标提取的PostLayout相关数字流程，包含在PostLayout中的网表提取、参数提取、形式验证、静态实现验证、门级功能仿真、功耗分析。

10.UWB项目开发过程中的各种电路优化手段。

11.ASIC设计流程的高级话题，例如跨时钟域信号的处理，同步抚慰电路设计及相关流程处理等设计技巧。

12.FPGA设计技巧。介绍FPGA的物理构成，实现技术、约束技术、使用技巧等。

设计实例

超宽带无线通讯接收机基带设计。超宽带（UltraWideBand，UWB）无线通讯技术是当今最热门的无线通讯技术之一，该技术可以提供低功耗，低截获频率(LPI)的高速无线通讯，在无线局域网络和特种通讯等领域有重要的应用前景。

讲师介绍

目前为北京某IC企业的技术总监，从事数字集成电路设计9年，曾在多家知名IC设计公司担任高级项目经理，特长于硬件算法实现和复杂项目实施的规划管理，长期专注于32位RISC和CHIPSET产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验，对于现今流行的同步数字芯片之设计技术和流程有良好把握。

培训目标

帮助学员熟悉典型数字ASIC/SOC开发流程，课程结束后能够独立完成数字电路的所有前端设计工作，并具备中级以上的数字设计水平。

招生对象

电子、通信、计算机等相关专业本科毕业,一年以上工作经验的在职工程师；

电子、通信、计算机等相关专业较高年级在读研究生；

一般高校需要项目经验的任课教师。

报名要求

有简单或小规模电路设计经验，或初步熟悉IC设计前端工作；

有数字电路设计基础、了解VERILOG语言；

课程长度

授课90学时，赠送课余上机10学时。

课程设置以讲授设计方法、设计实例和上机实践设计项目为主。

开课时间

2007年12月20日

上课时间

每周二，周四晚6:30-9:30，周六9:30－17:30

学习费用

报名费：100元 

学  费：5200元，包括听课、讲义、上机辅导、上机实验、证书等

优惠政策

2007年12月13日前报名交费，可免收报名费。

在校学生凭学生证，或团体报名（5人以上）可享受优惠价格。

奖学金政策

在结课考核成绩位于前30％的学员可享受设计园不等额的优等奖学金。

免费试听

上课期间，凡有愿意了解本培训相关情况者，可报名参加免费试听，与正式学员同堂听课，感受IC设计的学习氛围。试听次数限每人一次，时长三学时。

培训地点

北京市海淀区知春路27号量子芯座5层

联系方式

联系电话：010-82351166  87239511（移动）      传    真：010-82357178

E - mail：ictrain@bjicpark.com                网    址：www.bjicpark.com

注： 本班限招人数20人，名额有限，欲报从速！若报名人数少于10人则不开班。

北京集成电路设计园培训中心保留取消以上培训课程或更改课程时间的权利。