“Allegro PCB SI Foundations”培训课程（12月13－14日）

北京集成电路设计园与Cadence公司将于2006年12月14日- 15日举办“Allegro PCB SI Foundations”培训课程，以帮助IC工程师进一步全面系统地理解IC设计概念与方法。培训将采用Cadence公司相关领域的培训教材，并由Cadence公司资深工程师主讲，培训方式以讲课和实验穿插进行，保证一人一机及足够的上机时间，并按要求完成所有的实验操作，培训结束颁发培训证书。

同时通知您设计园最新推出的优惠措施，即凡是在设计园全额缴费参加本期培训的学员，可以额外免费享受设计园EDA平台10个小时的上机时间。设计园网站上公布的工具软件都可以使用，具体软件列表详见http://www.bjicpark.com/edarj.htm。使用时间是周一至周五的9：00—16：30，请提前1个工作日预约，预约电话：82351166。欢迎报名！

以下是课程的详细介绍

Allegro PCB SI Foundations

培训对象：  从事PCB设计并对高速PCB设计有一定经验的电子工程师

预备知识：  1.  UNIX和Windows操作系统基础

            2． 数字电路和模拟电路设计方法

            3． PCB板设计与信号分析

            4． IBIS模型

课程目标： 使受训工程师在2天内：

1． 如何建立Board database, IBIS 信号模型

2． 提取和仿真（串绕分析仿真），分析仿真结果

3． 布线操作和布线延迟计算

4． DRC分析

课程内容：第一天 Allegro PCB SI设计流程，Topology提取及设计约束

           上午  1．Allegro PCB SI设计流程介绍

     2． 基本显示功能

     3． 数据库建立

     4． 信号分析库介绍

     5． 信号模型转化

     6.  Topology提取

     7． 电路参数

     8． 电路仿真

    9． 延迟计算

    10．SigXplorer工具的仿真结构

        11．Solution Space分析介绍

    12．定义源同步总线Topology

        13．参变量 Sweep分析

        14．约束文件介绍

                  下午      配套实验

第二天  串绕仿真，约束驱动布局，DRC检查和差分信号设计

         上午   1. 建造Topology

    2. 耦合传输线模型

    3. 串绕仿真

    4．Constraint Manager 电子数据表

    5．物理约束和电气约束

    6. 约束驱动布局 

    7．利用Constraint Manager 进行DRC分析 

    8．布线编辑

    9．仿真参数选择

    10．提取Topology

    11. 生成差分对

    12. 指定差分对信号模型

    13．差分对 Topology提取

    14．差分对布线

    15．后布线差分对Topology提取

          下午   配套实验 

培训讲师：胡健伟，资深PCB设计工程师。

培训地点：北京市海淀区知春路27号量子芯座5层培训教室

培训时间：9：00 ―― 17：00

培训费用：人民币800元/人/天（含培训费、实验费、教材费、午餐），参加系列培训可享受优惠，采用现金、支票、汇款支付均可。

报名电话：82351166/87239511（移动）     传真：82357178

E－mail ：ictrain@bjicpark.com          网址：www.bjicpark.com

交费地点：北京市海淀区知春路27号量子芯座5层北京集成电路设计园培训中心

报 名 回 执

公司名称：

参加课程：  

参加人员：

1、姓名：  联系电话： Email：

2、姓名：  联系电话： Email：

3、姓名：  联系电话： Email：

请于开课前提前5个工作日将报名回执传真或Email至设计园，提前2个工作日将培训费用（现金、支票、汇款均可）交到设计园。
单位名称：北京集成电路设计园有限责任公司
开户银行：招商银行大运村支行
银行帐号：6381001510001
行    号：649