|
数字芯片后端设计实战提高班
招 生 简 章
课程简介
数字芯片后端设计是实现芯片功能的重要一环，对芯片设计周期的长短和芯片的生产成本有着直接的影响。北京集成电路培训中心推出的“数字芯片后端设计
实战提高班”课程，以典型的后端设计流程为授课主轴，内容除后端的设计理论和工具使用外，将主要侧重于如何系统地完成后端设计和解决后端设计中的具体问题，例如在后端设计中进行静态时序验证、测试设计、边界扫描、形式验证和布局布线等。课程所使用的工具以Synopsys的后端工具为主，同时也使用其它公司的设计工具。本课程目标是教授数字芯片的后端设计理论及设计技巧，使学员掌握芯片后端设计的基本原理、典型开发流程，以及相关工具的使用，并对数字芯片的后端设计有一个完整的了解，并具备独立完成后端设计任务的能力。
课程特色
n
课程内容——包含数字集成电路后端设计流程的综述，针对后端设计流程中的静态时序分析、测试设计、边界扫描设计、形式验证、布局布线等设计要点进行原理分析，设计技巧的讲解，电路设计中优化手段的介绍，系统地解决工程师在后端设计当中的难点。
n
教学目的——提高学员对数字芯片的后端设计的整体认识，掌握后端设计的方法和技巧，具备完成相应设计任务的能力。
n
项目实践——通过课堂讲解、实验和作业，提高学员解决后端设计问题的能力。通过课程项目的实践加强学员对整个后端设计流程的了解，具备独立解决设计问题的能力。
n
师资力量——任课老师为业内知名IC设计企业的资深流程设计工程师，具有多年后端设计经验。
n
授课方式——小班授课，课程讲解与项目实践相结合。
n
教学管理——科学的学前测试，根据学员的实际水平推荐合适的课程。模块化教学增加更多选择。严格的考核制度，结业考试成绩优异者将获得奖学金并优先向园区企业推荐。
n
就业推荐——丰富的IC企业资源、第一手的IC企业招聘信息，将及时反馈给学员。为合格学员争取更多的面试机会。
讲师介绍
工学博士，目前就职于国内知名的IC设计公司，主要从事数字芯片的流程设计，具有多年的后端设计经验。
招生对象
n
微电子、电子工程、通信、计算机等相关专业背景、一年以上工作经验的在职工程师；
n
微电子、电子、通信、计算机等相关专业有项目经历的研究生；
n
一般高校相关专业的、需要项目经验的任课教师；
报名要求
n
具备电子电路、通信原理、微电子等基本知识，对数字电路设计有基本的理解和掌握。
n
有简单或小规模电路设计经验，或初步熟悉数字芯片后端设计工作但缺乏项目经验。
培训目标
掌握芯片后端设计的基本原理、典型开发流程、以及工具的使用，对数字芯片的后端设计有一个系统的了解，具备独立完成相应设计任务的能力。
课程说明
本课程在课时安排上采用课堂讲述，实验和课程项目并重的方式进行，授课与项目实践的具体课时比例根据学员的整体情况做相应的调整。学员可以根据自己的情况选择独立完成课程项目，或和其他学员以小组形式完成。
本课程包括以下六个教学模块，分别是：
数字芯片后端设计综述，内容包括芯片设计和生产的典型流程，后端设计的基本环节,
设计任务，以及介绍如何做好后端设计。
静态时序分析，内容包括电路设计当中静态时序分析的原理和特点。学习如何使用分析工具PrimeTime定义时钟、确定输入输出的延迟、处理电路中的例外情况、复杂设计分析的原则和方法，及其在后端设计中的具体应用；
测试设计，内容包含数字芯片设计中常见的测试任务及其相应的解决方案。学习使用DFT
Compiler进行RTL/门级的DRC检查和异常处理，扫描链的规划和插入，测试协议的生成和使用Tetramax产生/验证扫描测试向量。此外，课程还包含使用MBISTArchitect插入内存的测试电路，以及常用硬核的系统级测试设计。
边界扫描设计，内容包含边界扫描的原理和工程实现。学习如何使用BSDArchitect插入边界扫描电路，生成测试向量和通过边界扫描电路实现芯片的扫描测试、内存测试和硬核测试。
形式验证，内容包含形式验证的原理及其在后端设计中的应用。学习网表的预处理，Formality的设置和不匹配点的分析与跟踪。
布局布线，内容包含封装的选择，芯片功耗和芯片电源电压降分析，布局布线的任务和流程。学习如何使用SoC
Encounter进行版图规划、模块级元件布局和布线、时钟树的综合、DRC检查和异常处理、时序分析和常用处理方法，以及GDS文件生成。
课程项目介绍：
课程项目是完成一个基于OpenRISC
1200处理器的SOC芯片的后端设计。OpenRISC
1200是由Beyond Semiconductor提供的开放源码的32位RISC处理器，该处理器有五级的流水线，支持虚拟内存管理和基本的数字信号处理功能。该SOC芯片包含有串口16550，VGA控制器，音频控制器，调试接口，网卡，和内存控制器。在软件方面Beyond
Semiconductor提供了C语言编译器，GNU工具和uClinux。
随着课程的进度，学员依次要完成的后端设计内容，包括模块和芯片级的静态时序分析，测试扫描电路的插入，边界扫描和内存自测试电路的设计，扫描测试向量的生成，和布局布线。通过该课程项目，学员可以对整个后端设计流程有一个完整地认识，深入了解各个环节的任务及各环节之间的相互关系。
学
时
授课80学时，赠送上机15学时。
课程大纲：
课程大纲
开课时间
2007年3月20日
上课时间
每周二、四晚18：30－21：00，周六上午9：00-12：00，下午13：00-17：00
学习费用
报名费：100元
学 费：5000元，包括听课、讲义、上机辅导、上机实验、证书等
优惠政策
2007年3月6日前交费的学员免收报名费，可享受学费优惠政策；
在校生凭学生证或5人以上团体报名也均可享受不同等级的优惠。
报名截止日期3月19日
奖学金政策
在结业考试中成绩优异的学员可享受设计园的优等奖学金和成功就业奖学金。
免费试听
上课期间，凡有愿意了解本培训课程相关情况者，可报名参加免费试听，与正式学员同堂听课，感受IC设计的学习氛围。试听次数限每人一次，时长三学时。
联系方式
联系电话：010-82351166
87239511（移动） 传
真：010-82357178
E - mail：ictrain@bjicpark.com
网 址：www.bjicpark.com
注：本班限招人数20人，名额有限，欲报从速！若报名人数少于10人则不开班。
北京集成电路设计园培训中心保留取消以上培训课程或更改课程时间的权利。
|
