Analog Design Environment模拟设计环境

　课程简介
　　　Analog Design Environment是工业界最完善的从前端到后端模拟电路设计自动方案。这个环境集成了很多强大的工具以满足用户的各种需要。环境中的所有工具紧密的集成在工业界认可的Virtuoso设计架构DFII中。无论用户是否是一个有经验的模拟或数字电路设计人员，如果想尝试模拟和混合信号设计，都会欣赏Cadence这个著名的集设计输入、仿真、分析、版图后仿真为一体的功能强大的设计环境。Cadence仿真设计环境提供了一个易于使用的图形化仿真环境，用户不须学习仿真语言的细节就可以完成仿真全过程。
　　　Diva验证系统与Cadence 前端工具的原理图输入(Virtuoso Composer), 模拟设计环境(Analog Design Environment)以及后端的Virtuoso Layout Editor完美集成，形成全定制IC从前端到后端完整的设计流程，并具备强大的版图后仿真功能，成为世界顶尖的半导体厂商的标准全定制IC设计环境。

　基本要求: 具有模拟IC设计基础
　培训所用的Cadence工具
◎　Analog Design Environment
◎　Virtuoso Schematic Composer
◎　Virtuoso Layout Editor
◎　Diva physical verification

培训时间：　2004年7月14日－16日 (上午9：00 -下午6：00）
培训地点：　北京集成电路设计园
培训费用：　人民币2610 /人（包括培训，上机，教材，证书, 含午餐）
主讲教师：　刘飞 博士
详细情况请联络:
Cadence Beijing 代表处
　　许可小姐　010-82872200-3013　010-62509980 　kexu@cadence.com
　　戴墨小姐　010-82872200-3060　daimo@cadence.com
北京集成电路设计园
　　蒋建文小姐　010-82357178　82357175-810 　jjw@bjicpark.com 　Fax010-82357178
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

●课程安排
Analog Design Evironment-5.0 (Simulation & post-simulation)
Day 1
　　Module-1 Introduction
　　Module-2 Schematic Capture
　　Module-3 Simulation Environment
　　Module-4 Displaying Results
Day 2
　　Module-5 Analyzing Results
　　Module-6 SKILL and OCEAN
　　Module-7 Parametric Analysis
　　Module-8 Corners Analysis
　　Module-9 Monte Carlo Analysis
　　Module-10 Optimization
Day 3
　　Module-11 CDF
　　Module-12 Macromodels and Subcircuits
　　Module-13 Inherited Connections
　　Module-14 Hierarchy Editor
　　Module-15 Parasitc Simulation Overview
　　Module-16 Diva Parasitic Simulation

报名回执