Chip Sythesis ＆
PrimeTime: Chip Level Static Timing Analysis培训班

 

尊敬的先生 / 女士：您好！
　　北京集成电路设计园与SYNOPSYS公司将于近期举行Chip Sythesis ＆ PrimeTime: Chip Level Static Timing Analysis培训班，培训采用Synopsys公司相关领域的培训教材，培训方式以讲课和实验穿插进行，保证一人一机及足够的上机时间，并按要求完成所有的实验操作。培训结束后我们将颁发结业证书。

时间：Chip Sythesis：
2003年6月25日－27日（上午9：00 -下午5：00）
PrimeTime: Chip Level Static Timing Analysis：
2003年7月15日－17日（上午9：00 -下午5：00）

地点：北京集成电路设计园五层培训中心（知春路27号）
收费标准: RMB500/人/天 (包括:教材，午餐，每人一台工作站，结业证书)

 

附：课程1　Chip Sythesis training course介绍

附：课程2　PrimeTime: Chip Level Static Timing Analysis介绍

附：培训回执下载