FPGA/ASIC设计验证整体解决方案研讨会
主办单位：
　　爱迪信息技术有限公司（ALDEC中国）
　　北京集成电路设计园
　　ALDEC公司作为业界领先的EDA工具供应商，已将业内最好的前端设计输入与仿真验证工具完美地结合到一起，为设计师提供了完整的设计验证解决方案。根据市场需求，ALDEC公司在原有单内核混合（VHDL/Verilog/EDIF/Handel-C/C/C++等语言）仿真验证工具的基础之上推出了更加完善、完整的解决方案，它把仿真、测试向量生成、覆盖率测试、检测、调试、分析等多种验证手段融为一体；为了满足系统级设计及测试的需求，ALDEC推出了业内唯一的HDL设计和Matlab对接的工具以及C调试工具。
　　另外，其业内领先的硬件仿真技术大大缩短了仿真验证的时间，并提高了可靠性和精确度；针对带有ARM、PowerPC等嵌入式系统以及其它相关的软硬件协同设计的验证问题，ALDEC提供了独特而快速的解决方案。
　　在今年的洛杉矶DAC会上，ALDEC推出的新技术受到了极大的关注和推崇，为整个行业注入了一针兴奋剂。受SARS疫情影响，许多客户未能如愿参加，因此，ALDEC公司和北京集成电路设计研究中心联合特邀美国专家和ALDEC资深技术工程师举办本次讲座，在第一时间将ALDEC在DAC会上的精彩内容完整呈现给国内用户，以便让更多国内设计师了解掌握这种业内领先的技术和设计方法学，我们诚邀您的参加，敬请光临！
　　本次研讨会内容主要集中在仿真测试和软硬件协同验证两个领域，具体内容如下：
　　　　基于语言的图形化设计思想与实现
　　　　设计流程中的先进管理方法和经验
　　　　FPGA/ASIC设计中的高性能HDL/EDIF/Handel-C混合仿真技术
　　　　FPGA/ASIC设计的仿真调试、覆盖率测试等相关技术
　　　　C/C++与HDL设计的协同验证与调试
　　　　如何在Matlab中实现HDL等硬件设计与软件设计的系统级验证
　　　　HDL设计的仿真加速方法学
　　　　带嵌入式系统的软硬件协同验证技术
　　　　利用硬件仿真器实现HDL设计和已有系统的系统级验证
　　　　如何快速把新技术融入到现有设计流程中
研讨会日程安排：
1. 时 间：2003年9月19日上午（五）（ 9：00～12：00）
2. 主讲人：Mr. Zbigniew Zalewski 和Krzysztof Szczur
3. 地 点：中关村数码大厦A座3层06会议室
北京市海淀区中关村南大街2号
4. 联系人：黄宁小姐
5. 电 话：010-82357027
6. 传 真：010-82357029
由于场地有限，请感兴趣者尽早填写回执报名，以便安排座位。

报名回执